06 / HEAT CONDUCTION

열이 통과하는 층에서
병목을 찾습니다.

재료·두께·면적을 전도 열저항으로 연결하고 층별 온도 강하와 1차원 가정의 한계를 살펴봅니다.

공개 교재 기반 · 합성 다층 모델

열이 통과하는 층을 읽는다

발열이 같아도 열이 지나가는 재료와 두께에 따라 온도차가 달라집니다. 여러 층을 직렬 열저항으로 표현하면 어느 층이 온도 상승을 지배하는지 찾을 수 있습니다. 여기서는 실제 제품의 구조나 온도를 추정하지 않고 합성 다층 경로를 계산합니다.

선수 챕터는 01 Thermal Fundamentals와 02 SSD Architecture입니다. 01의 열저항 회로와 02의 열 경로를 층별 전도 모델로 연결합니다.

물리 개념

푸리에 법칙은 온도 기울기에 반대 방향으로 열이 흐른다는 관계입니다. 일정 열전도율 kk인 1차원 경로에서 Q˙=−kA dT/dx\dot Q=-kA\,dT/dx입니다. xx는 아래로 향하는 거리(m), Q˙\dot Q는 열전달률(W), AA는 경로 면적(m²), TT는 절대온도(K)입니다. 위가 뜨거우면 아래 방향으로 온도가 감소하며 열전달률은 양수입니다.

정상상태이고 층 내부 발열과 측면 손실이 없으면 모든 층을 같은 PP가 통과합니다. 층 사이 완전 접촉을 가정하므로 경계 온도는 연속입니다. 접촉 저항은 0으로 두며 07에서 추가합니다.

Lienhard 6판 Table A.1·A.2의 열전도율은 다음과 같습니다. 금속은 수백 W/(m·K), FR4는 0.29 W/(m·K)로 크기 차이가 큽니다. 프리셋은 온도에 따른 변화 없이 일정 물성으로 사용합니다.

재료k (W/(m·K))표·온도 조건
순수 구리398Table A.1 · 20 °C
순수 알루미늄237Table A.1 · 20 °C
알루미늄 6061-T6167Table A.1 · 20 °C
실리콘153Table A.1 · 20 °C
주석67Table A.1 · 20 °C
에폭시/유리섬유 적층판(G-10, FR4)0.29Table A.2 · 비금속 표 값
에폭시(비스페놀 A, 주조)0.22Table A.2 · 비금속 표 값
폴리이미드0.35Table A.2 · 비금속 표 값

핵심 방정식

MIT Unified Engineering 16.3의 정상 1차원 전도와 16.4의 열저항 회로를 적용합니다. 위에서 들어온 PP가 아래 경계로 나가며 모든 층의 면적이 같습니다.

Ri=tikiA,Rtot=∑iRi,ΔTi=PRi,Ttop=Tb+PRtotR_i=\frac{t_i}{k_i A},\qquad R_{tot}=\sum_i R_i,\qquad \Delta T_i=P R_i,\qquad T_{top}=T_b+P R_{tot}

아래 경계가 고정 온도이면 TbT_b는 최하단 면 온도입니다. 대류 경계이면 TbT_b는 공기 온도이고 Rconv=1/(hA)R_{conv}=1/(hA)를 RtotR_{tot}에 직렬 추가합니다. 이때 최하단 면은 공기보다 PRconvP R_{conv}만큼 높습니다. hh는 사용자가 입력하며 08 Air Cooling의 결과와 연결할 수 있지만 모델을 자동 호출하지 않습니다.

기호의미표시 단위내부 단위
PP위에서 아래로 통과하는 발열WW
AA모든 층의 공통 면적cm²m²
tit_i층 두께mmm
kik_i층 열전도율W/(m·K)W/(m·K)
RiR_i, RtotR_{tot}층별·전체 열저항K/WK/W
ΔTi\Delta T_i층의 위·아래 온도차KK
TbT_b, TtopT_{top}아래 경계 기준·맨 위 온도°CK
hh대류 열전달계수W/(m²·K)W/(m²·K)

가정은 정상상태, 1차원, 동일 면적, 측면 단열, 층 내부 발열 없음, 일정 물성(20 °C 기준), 완전 접촉입니다. 층 수는 1~6개입니다. 입력은 유한값이어야 하며 P≥0P\ge0, A>0A>0, ti>0t_i>0, ki>0k_i>0, 대류 선택 시 h>0h>0입니다. 경계 온도는 절대영도 이상이어야 합니다. 형식 오류·물리 입력 오류·층 수 범위 밖을 구분하며 수치 계산 범위를 벗어나면 결과를 숨깁니다.

공학적 해석

같은 PP가 모든 층을 통과하므로 큰 열저항의 층이 큰 온도 강하를 만듭니다. 각 층의 Ri/RtotR_i/R_{tot} 비율은 병목의 크기를 보여 줍니다. 대류 경계에서는 대류 저항도 전체 비율에 포함합니다. 발열 0 W에서는 모든 온도 강하가 0이므로 최대 층을 구별하지 않습니다.

면적을 키우면 모든 전도 저항이 감소합니다. 하지만 실제 열이 작은 발열원에서 넓은 판으로 퍼지는 과정은 이 1차원 모델이 계산하지 않습니다. PCB의 구리층·열 비아·이방성도 별도 열 경로이며 FR4 한 층을 관통하는 모델과 같지 않습니다.

층 순서는 전체 저항 합을 바꾸지 않지만 층 경계의 온도 배치를 바꿉니다. 높은 온도에서는 20 °C 기준 일정 물성 가정도 약해지므로 결과를 실제 제품의 동작 온도로 받아들이지 않습니다.

시뮬레이터

공통 면적·발열·아래 경계와 1~6개 층을 입력합니다. 재료 8개 또는 사용자 k를 선택하고 두께를 바꿉니다. 추가·삭제·위로·아래로 버튼은 키보드로 조작할 수 있습니다. 출력은 층별 저항·온도 강하·저항 비율·위아래 경계 온도, 최대 온도 강하 층과 맨 위 온도입니다. 온도 강하 비율 막대에 대체 표를 함께 제공합니다. URL 공유는 제공하지 않습니다.

INPUTS / 합성 1차원 열 경로

다층 전도 탐색기

층 순서: 위 → 아래 · 4/6개

1층 · 실리콘

k = 153 W/(m·K) · Lienhard 6판 Table A.1 · 20 °C

2층 · 에폭시/유리섬유 적층판(G-10, FR4)

k = 0.29 W/(m·K) · Lienhard 6판 Table A.2 · 비금속 표 값 · 일정 물성 가정

3층 · 알루미늄 6061-T6

k = 167 W/(m·K) · Lienhard 6판 Table A.1 · 20 °C

4층 · 순수 구리

k = 398 W/(m·K) · Lienhard 6판 Table A.1 · 20 °C

mm → m, cm² → m², °C → K로 변환합니다. 사용자 k는 합성 조건입니다. URL 공유는 제공하지 않습니다.

OUTPUTS / 동일 발열의 직렬 경로

MODEL · R_i = t_i/(k_i A) · R_tot = ΣR_i + R_conv · ΔT_i = P R_i · T_top = T_b + P R_tot

맨 위 온도 316.684539 °C · 전체 상승 276.684539 K

이 1차원 경로로 5 W를 보낸다는 가정의 결과입니다. SSD 온도 예측이 아닙니다. 20 °C 기준의 일정 물성 가정은 높은 온도에서 약해집니다.

최대 ΔT 층: 2층 에폭시/유리섬유 적층판(G-10, FR4)

전체 R = 55.336908 K/W · 대류 R = 0 K/W

층별 출력 · 위 → 아래 · R 비율은 대류를 포함한 전체 R 기준
층R (K/W)ΔT (K)R 비율 (%)위 온도 (°C)아래 온도 (°C)
1 · 실리콘0.0196080.0980390.035434316.684539316.5865
2 · 에폭시/유리섬유 적층판(G-10, FR4)55.172414275.86206999.702741316.586540.724431
3 · 알루미늄 6061-T60.119760.5988020.21642140.72443140.125628
4 · 순수 구리0.0251260.1256280.04540540.12562840

같은 면적에서 두께를 줄이거나 k를 높이면 R이 줄어듭니다. 층 순서를 바꿔도 전체 R은 같지만 경계 온도 배치는 달라집니다. FR4를 관통하는 경로와 실제 PCB의 구리층·비아 경로를 구분하세요.

ASSUMPTIONS / 가정과 한계

정상상태·1차원·모든 층 같은 면적·측면 단열·층 내부 발열 없음·일정 물성(20 °C 기준)·층 사이 완전 접촉입니다. 접촉 저항은 0이며 07에서 다룹니다. 면내 퍼짐·PCB 이방성·구리층·열 비아는 모델 밖입니다. 대류 선택 시 공기 온도와 사용자 h로 1/(hA)를 직렬 추가하며 08 모델을 자동 호출하지 않습니다.

계산 예제

합성 조건은 A=1A=1 cm² =1×10−4=1\times10^{-4} m², P=5P=5 W, 고정 아래 온도 40 °C입니다. 명세의 독립 손계산 수치를 그대로 사용합니다.

층(위 → 아래)t (mm)k (W/(m·K))R (K/W)ΔT (K)
실리콘0.31530.0196080.098039
FR41.60.2955.172414275.862069
Al 6061-T621670.1197600.598802
구리13980.0251260.125628
합계55.336908276.684538

맨 위 온도는 316.6845 °C입니다. 이 1차원 경로로 5 W를 보낸다는 가정의 결과이며 SSD 온도 예측이 아닙니다. FR4 판을 그대로 관통하는 경로는 사실상 열을 막습니다. 실제 PCB는 구리층·열 비아로 경로를 만들지만 면내 퍼짐과 이방성은 이 모델 밖이며 그 효과의 수치를 제시하지 않습니다.

변형으로 실리콘 0.3 mm와 Al 6061-T6 2 mm 두 층만 남기면 Rtot=0.139368R_{tot}=0.139368 K/W, 맨 위 온도는 40.6968 °C입니다. FR4와 구리를 모두 제거한 조건입니다. 같은 식의 경로 비교이며 실제 PCB를 제거한 제품의 예측은 아닙니다.

설계 고려사항

  • 열 경로는 높은 k의 금속과 얇은 층으로 구성하는 방향을 검토합니다. 지배적인 저항을 먼저 찾습니다.
  • FR4 관통 경로를 피하고 구리층·비아로 다른 경로를 만드는 접근을 구분합니다. 퍼짐·비아 효과는 이 모델에서 수치화하지 않습니다.
  • 전도 면적은 실제 열 경로의 공통 면적입니다. 외형 전체 면적을 그대로 넣지 않습니다.
  • 완전 접촉 가정과 실제 접촉 조건의 차이를 확인합니다. 접촉 저항은 07에서 다룹니다.
  • 대류 경계의 h는 조건에 맞게 정합니다. 08의 평판 모델 범위와 표면 온도 기준도 함께 확인합니다.

흔한 실수

mm²와 m² 사이 면적 변환은 길이 변환의 제곱입니다. 1 mm²는 10⁻⁶ m²이고 1 cm²는 10⁻⁴ m²입니다. 두께 mm를 그대로 m 식에 넣지 마세요. 직렬 경로의 작은 R에만 집중하면 FR4 같은 병목을 놓칩니다. 접촉 저항을 무시한 결과를 실제 조립체와 동일하게 읽거나, 높은 계산 온도에도 일정 물성이 정확하다고 가정하지 않습니다. 면내 퍼짐·PCB 이방성·구리층·비아를 이 모델이 포함한다고 해석하지 마세요.

체크리스트

  • 모든 층이 같은 면적이며 측면 단열·정상상태인가요?
  • 층 내부 발열 없이 같은 P가 모든 층을 통과하나요?
  • mm·cm²·°C를 m·m²·K로 변환했나요?
  • 큰 R과 최대 ΔT 층, 대류 저항의 비율을 확인했나요?
  • 고정 면 온도와 대류 공기 온도를 구분했나요?
  • 접촉 저항 0과 일정 물성 가정의 한계를 확인했나요?
  • 퍼짐·이방성·구리층·비아가 모델 밖임을 구분했나요?
  • 316.6845 °C를 실제 SSD 온도 예측으로 해석하지 않았나요?

퀴즈

1. 같은 재료와 면적에서 층 두께를 2배로 하면 전도 열저항은?
2. 명세의 4층 합성 예제에서 최대 온도 강하가 생기는 층은?
3. 맨 위 온도 316.6845 °C는 무엇을 뜻하나요?
4. 공통 면적 1 cm²를 내부 SI 단위로 바꾸면?

참고문헌

MIT 16.3·16.4는 정상 1차원 전도와 직렬·대류 열저항의 근거입니다. Lienhard 6판 Table A.1·A.2의 열전도율만 인용하며 그림·본문은 복제하지 않습니다. 명세에서 검증한 8개 재료 외의 실제 제품 수치나 출처는 추가하지 않습니다.